

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-74109

(43)公開日 平成7年(1995)3月17日

(51)Int.Cl.
H 01 L 21/205
27/12
31/04

識別記号

庁内整理番号

F I

技術表示箇所

7376-4M

H 01 L 31/04

E

審査請求 未請求 請求項の数 2 OL (全 4 頁)

(21)出願番号 特願平5-217177

(22)出願日 平成5年(1993)9月1日

(71)出願人 000002130

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(72)発明者 三浦 祥紀

兵庫県伊丹市昆陽北一丁目1番1号 住友

電気工業株式会社伊丹製作所内

(72)発明者 竹本 菊郎

兵庫県伊丹市昆陽北一丁目1番1号 住友

電気工業株式会社伊丹製作所内


(74)代理人 弁理士 深見 久郎 (外3名)

(54)【発明の名称】 化合物半導体基板および半導体基板の再利用法

(57)【要約】

【目的】 化合物半導体を用いたデバイスの製造において、化合物半導体からなる基板を再現性よく再利用できる方法を提供する。

【構成】 InP基板1上にInGaAs薄膜2を形成する。該薄膜2の上にフォトダイオードのためのInP緩衝層3、InGaAs受光層4およびInP窓層5を堆積する。これらの層が不良であった場合、これらの層を除去した後、InGaAs薄膜2をInPに対して選択的にエッチングにより除去して、InP基板を再生する。InP基板は再利用される。



1

【特許請求の範囲】

【請求項1】 InPからなる主層部と、前記主層部上に形成されかつInGaAs薄膜およびInGaAsP薄膜の少なくともいずれかからなる副層部とからなり、前記副層部上に半導体デバイスの製造のための膜を堆積することができ、かつ前記膜を堆積した後、前記副層部を選択的に除去することによって前記主層部を半導体デバイスの製造に再利用することができることを特徴とする、化合物半導体基板。

【請求項2】 InPからなる基板上にInGaAsおよびInGaAsPの少なくともいずれかからなる薄膜を形成し、前記薄膜上に半導体デバイス製造のための膜を堆積した後、前記薄膜を選択的に除去することによって、前記InP基板を半導体デバイスの製造に再利用することを特徴とする、半導体基板の再利用法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、化合物半導体基板の再利用に関し、特にInP基板の再利用に関する。

【0002】

【従来の技術】GaAs、InP等の化合物半導体基板は、電子素子および光素子用材料として広く使用されている。これら素子の製造において、化合物半導体基板上に高純度あるいは不純物濃度が制御されたエピタキシャル成長膜を形成することは、近年不可欠の技術となってきている。エピタキシャル成長膜には、その用途に応じて、In、Ga、As、P、Al等を構成元素とする種々の薄膜が使用される。

【0003】これらの膜について要求される品質、すなわち、厚み、不純物電子濃度、格子定数、エネルギー bandwidth等の電気物性、およびエピタキシャル表面品質等は、半導体素子が高度になるにしたがってますます厳しくなってきていている。これらのいずれかの特性が所望の値から外れていれば、エピタキシャル成長膜を形成したウエハは所定の品質を満たしていないものとして排除される。

【0004】従来、排除されたものの基板についてリサイクルを行なうため、エピタキシャル成長膜を研磨によって取り除く方法があった。しかし、この方法では、研磨によって基板の厚みが大きく変化してしまうため、再利用した基板上にエピタキシャル成長層等を堆積した後ウエハを加工する工程で、厚みがばらつき、加工しにくいという問題を生じた。このような問題のため、不良品は廃棄せざる得ず、要求される品質が厳しくなるにしたがって廃棄物の量は増加した。

【0005】

【発明が解決しようとする課題】本発明の目的は、上述した不良品を首尾よく再利用して化合物半導体にかかる費用を削減し、毒物の対象となる化合物半導体の廃棄を

2

最小限に止めることにある。

【0006】

【課題を解決するための手段】本発明に従う化合物半導体基板は、InPからなる主層部と、主層部上に形成されかつInGaAs薄膜およびInGaAsP薄膜の少なくともいずれかからなる副層部とからなり、副層部上に半導体デバイスの製造のための膜を堆積することができ、かつ上記膜を堆積した後、上記副層部を選択的に除去することによって上記主層部を半導体デバイスの製造に再利用することを特徴とする。

【0007】本発明に従う半導体基板の再利用法は、InPからなる基板上にInGaAsおよびInGaAsPの少なくともいずれかからなる薄膜を形成し、この薄膜上に半導体デバイス製造のための膜を堆積した後、上記薄膜を選択的に除去することによって、InP基板を半導体デバイスの製造に再利用することを特徴とする。

【0008】本発明において、InP上に形成されるInGaAs薄膜またはInGaAsP薄膜の厚みは、InPとInGaAsあるいはInPとInGaAsPの熱膨張係数の差による応力を最小限にするようにすべきで、一原子層オーダー(約5Å)から3μm程度とすることができ、0.05~0.15μmがより好ましい。

【0009】InGaAs薄膜またはInGaAsP薄膜は、たとえば硝酸またはリン酸等によってInPにダメージをほとんど与えることなく選択的に除去することができる。この選択的な除去によって、InP上に半導体デバイスを作り込むための正常な表面を調製することができる。

【0010】本発明は、FET等の電子デバイスおよびフォトダイオードや太陽電池等の光デバイス等の製造に適用される。

【0011】

【発明の作用効果】本発明では、InP上にInGaAs薄膜またはInGaAsP薄膜を形成し、その上にデバイス製造のための膜を堆積する。これにより、デバイス製造にあたって堆積した膜が所定の品質を満たさなかった場合、上記InGaAs薄膜またはInGaAsP薄膜をInPに対して選択的に除去して、デバイス製造に十分供することができるInP表面を調製することができる。このようにしてInPは再利用される。

【0012】本発明によれば、InP上に形成されたInGaAs薄膜またはInGaAsP薄膜を選択的に除去することによって、InPにダメージを与えることなく、InP基板を再利用のため調製することができる。このような調製は、基本的にたとえば以下に述べるエッチングのみによって容易に行なうことができ、品質の高い基板面を得るためにInP面を研磨することがあってもそれはごく僅かな研磨量で済む。

【0013】したがって、本発明によれば所望の厚みのInP基板を容易に再現性よく再利用のため調製するこ

とができる。本発明は、化合物半導体を用いたデバイスの製造において、コスト低減および廃棄物の削減に効果的である。

【0014】

【実施例】本発明を用いて InGaAs フォトダイオードを作成するプロセスを図を参照しながら以下に説明する。

【0015】図1を参照して、まず、InP からなる主層部1とその上に形成される InGaAs 薄膜2とからなる化合物半導体基板10を準備する。該基板10において薄膜2の厚みは 5 Å ~ 3 μm 好ましくは 0.05 ~ 0.15 μm である。InGaAs 薄膜2は、たとえば、InP 基板上に VPE 法（気相成長法）により形成される。薄膜は、たとえば、VPE 法において 700°C 程度の温度で成長され、成長において表面異常突起を極力抑えるため In, Ga, As 原料供給濃度は希釈される。

【0016】また、基板10において InGaAs 薄膜2は、ドーピングされていてもよい。ドーパントは、たとえば n型不純物として硫黄、珪素、p型不純物として亜鉛である。

【0017】図2を参照して、図1に示す基板10の薄膜2上に、フォトダイオード形成のため、InP 緩衝層3、InGaAs 受光層4およびInP 窓層5を順に堆積する。これらの層は、InGaAs 薄膜2の形成と連続して同様に VPE 法により堆積される。

【0018】さて、図2に示すフォトダイオードが不良品であった場合、基板上に堆積された層を除去する。除去あたり、まず、塩酸エッチャントで InP 窓層5をエッチングした後、InGaAs 受光層4を硝酸エッチャントまたはリン酸エッチャントでエッチングする。次に塩酸エッチャントで InP 緩衝層3をエッチングした後、硝酸エッチャントまたはリン酸エッチャントで InGaAs 薄膜2をエッチングする。塩酸エッチャントにはたとえば塩酸 50% 水溶液、硝酸エッチャントにはたとえば硝酸 80% 水溶液、リン酸エッチャントにはたとえばリン酸：過酸化水素：水 = 5 : 1 : 20 の混合液が用いられる。この工程により、InP からなる主層部1は、表面にダメージを受けることなく取出される。その後、主層部1は水洗、アルコール洗浄の後、InP 基板として再利用できるが、硫酸エッチャント（たとえば硫酸：過酸化水素：水 = 5 : 1 : 1）で前処理する方が良好な表面品質を得る上で好ましい。また、平滑で品質の高い表面を得るために、若干の研磨を行なってもよい。以

上の工程により、InP 基板を再現性よく再利用のため調製することができる。

【0019】なお、上述した InGaAs 薄膜の代わりに InGaAsP 薄膜を形成してもよい。この場合、薄膜の厚みは InGaAs の場合と同様で 5 Å ~ 3 μm であり、0.05 ~ 0.15 μm が好ましい。InGaAsP 薄膜は InP 基板上に InGaAs と同様に VPE 法により形成される。薄膜形成条件は、P を添加する以外 InGaAs とはほぼ同様とすることができる。この薄膜は、硝酸系エッチャントにより選択的にエッチングすることができる。

【0020】InGaAs 薄膜または InGaAsP 薄膜は、InP 主層部と格子整合していることが好ましいが、その限りでもない。

【0021】また、InGaAs 薄膜および InGaAsP 薄膜は、InP 主層部から不純物が拡散することを抑制することができ、さらにバッファ層の抵抗値を制御する際にも有効に働くことが期待できる。

【0022】図3は、図2に示す構造を有するウエハ上に約 100 μm のピンフォトダイオードを形成し、素子の漏れ電流値を評価したものである。図中実線で示す A は、最初に作製したものについて特性を示している。一方、点線で示す B は A のダイオードについて上述したように InP 基板の再生を行ない、再び同じ構造のダイオードを作製したものについて特性を示している。InP 基板の再利用によっても、再利用前と変わらない特性が得られることがわかる。

【0023】以上示してきたように、本発明は半導体デバイスの製造において InP 基板の有利な再利用技術を提供するものである。

【図面の簡単な説明】

【図1】本発明に従う基板の具体例を示す断面図。

【図2】図1に示す基板を用いてフォトダイオードに必要な積層構造を形成した状態を示す断面図。

【図3】基板の再利用前と再利用後に作製されたフォトダイオードの特性をそれぞれ示す図である。

【符号の説明】

1 InP からなる主層部

2 InGaAs 薄膜

3 InP 緩衝層

4 InGaAs 受光層


5 InP 窓層

10 化合物半導体基板


(4)

特開平7-74109

【図1】



【図2】



【図3】

